10 月 11 日消息，南京大學(xué)類腦智能科技研究中心研究團(tuán)隊(duì)提出了一種高精度模擬存內(nèi)計(jì)算方案，并以此為基礎(chǔ)，研發(fā)出一款基于互補(bǔ)金屬氧化物半導(dǎo)體工藝的模擬存算一體芯片。

該方案將模擬計(jì)算權(quán)重的實(shí)現(xiàn)方式從不穩(wěn)定、易受環(huán)境干擾的物理參數(shù)（例如器件電阻）轉(zhuǎn)向高度穩(wěn)定的器件幾何尺寸比，突破了限制模擬計(jì)算精度的瓶頸。

測試數(shù)據(jù)表明，該芯片在并行向量矩陣乘法運(yùn)算中實(shí)現(xiàn)了僅 0.101% 的均方根誤差，創(chuàng)下了模擬向量-矩陣乘法運(yùn)算精度的最高紀(jì)錄。相關(guān)成果已于 9 月 12 日刊發(fā)于國際學(xué)術(shù)期刊《科學(xué)?進(jìn)展》。

據(jù)介紹，該芯片在-78.5°C 和 180°C 的極端環(huán)境下依然能穩(wěn)定運(yùn)行，矩陣計(jì)算的均方根誤差分別維持在 0.155% 和 0.130% 的水平，展現(xiàn)出在極端環(huán)境下保持計(jì)算精度的優(yōu)秀能力。不僅如此，該方案還可應(yīng)用于各種二值存儲介質(zhì)，因而具備廣泛的應(yīng)用潛力。

▲ 圖 1：高精度模擬計(jì)算方案與電路結(jié)構(gòu)。(A) 概念示意圖。本方案利用器件的物理尺寸決定模擬信號的運(yùn)算關(guān)系。(B) 實(shí)現(xiàn)效果示意圖。利用器件物理尺寸的穩(wěn)定性，本方案可實(shí)現(xiàn)超越傳統(tǒng)方案的計(jì)算精度。(C) 計(jì)算單元原理圖。通過兩級依賴尺寸比例的電流拷貝電路設(shè)計(jì)，結(jié)合存儲單元和開關(guān)器件，構(gòu)建了等效尺寸比例可編程的計(jì)算單元，實(shí)現(xiàn)輸入電流與 8 比特權(quán)重的模擬乘法運(yùn)算。(D) 計(jì)算陣列原理圖。通過陣列化排布計(jì)算單元，設(shè)計(jì)高精度電流域向量-矩陣乘法芯片。

本研究的核心思想是將模擬計(jì)算權(quán)重的實(shí)現(xiàn)方式從器件參數(shù)轉(zhuǎn)向器件的幾何比例（圖 1A），利用器件幾何比例在制備完成后具備極高穩(wěn)定性的特點(diǎn)，實(shí)現(xiàn)高精度計(jì)算（圖 1B）?；谶@一思想，研究團(tuán)隊(duì)通過電路拓?fù)湓O(shè)計(jì)，結(jié)合存儲單元和開關(guān)器件，構(gòu)建了可編程的計(jì)算單元（圖 1C）。該單元通過兩級依賴尺寸比例的電流拷貝電路實(shí)現(xiàn)輸入電流與 8 比特權(quán)重的乘法運(yùn)算：第一級的幾何比例由 8 位存儲器控制；第二級為固定比例，為不同列上的第一級輸出電流賦予對應(yīng)的二進(jìn)制權(quán)重。兩級共同作用，決定計(jì)算單元的整體等效比例，從而實(shí)現(xiàn)權(quán)重可編程的模擬乘法運(yùn)算。通過陣列化排布這些計(jì)算單元，研究團(tuán)隊(duì)設(shè)計(jì)出了一款高精度電流域向量-矩陣乘法芯片（圖 1D）。

▲ 圖 2：高精度模擬向量-矩陣乘法測試。(A) 芯片和測試電路照片。(B) 模擬向量-矩陣乘法精度測試電路原理圖。(C) 權(quán)值重映射方法示意圖。該方法能進(jìn)一步提高芯片計(jì)算精度。(D) 1500 組隨機(jī)向量-矩陣乘法結(jié)果。理想輸出與實(shí)際輸出幾乎重合。(E) 歸一化計(jì)算誤差的分布圖，統(tǒng)計(jì)得其均方根僅為 0.101%。(F) 本芯片與其他先進(jìn)模擬計(jì)算方案的精度對比。

隨后，研究團(tuán)隊(duì)基于 180 nm CMOS 工藝對該方案進(jìn)行了流片驗(yàn)證。芯片照片與測試電路如圖 2A 所示。研究團(tuán)隊(duì)通過執(zhí)行多輪隨機(jī)向量-矩陣乘法充分測試了該芯片的計(jì)算精度。測試使用的矩陣規(guī)模為 64×32（圖 2B），總共由 4 塊芯片組成。同時(shí)，研究團(tuán)隊(duì)提出了一種權(quán)值重映射方法（圖 2C），可以最大程度利用器件尺寸比例的穩(wěn)定性，從而進(jìn)一步提高芯片的計(jì)算精度。在 1500 次隨機(jī)向量-矩陣乘法實(shí)驗(yàn)中，測量到的芯片輸出結(jié)果與理想值幾乎完全一致（圖 2D），體現(xiàn)出極高的計(jì)算精度。進(jìn)一步的統(tǒng)計(jì)結(jié)果顯示，芯片計(jì)算相對誤差的均方根僅為 0.101%（圖 2E），刷新了模擬計(jì)算領(lǐng)域的最高精度紀(jì)錄。與其他模擬計(jì)算方案相比，本芯片的計(jì)算精度顯著提高（圖 2F）。

▲ 圖 3：高精度模擬計(jì)算芯片的應(yīng)用表現(xiàn)。(A) 神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)與數(shù)據(jù)集。(B) 在 MNIST 測試集上識別結(jié)果的混淆矩陣，識別率達(dá)到 97.97%。(C) 準(zhǔn)確率對比。高精度模擬計(jì)算芯片測試結(jié)果與 64 位浮點(diǎn)精度下的軟件識別率相近（-0.49%），顯著優(yōu)于傳統(tǒng)模擬計(jì)算硬件（+3.82%）。(D) 高精度模擬計(jì)算芯片求解納維–斯托克斯方程得到的流體行為預(yù)測結(jié)果。(E) 64 位浮點(diǎn)精度下的軟件計(jì)算結(jié)果，本芯片結(jié)果與其高度一致。(F) 低精度模擬計(jì)算硬件的結(jié)果無法準(zhǔn)確反映流體行為。

該芯片具有的超高模擬向量-矩陣乘法精度，使得其在實(shí)際應(yīng)用中表現(xiàn)優(yōu)異。研究團(tuán)隊(duì)首先測試了芯片在神經(jīng)網(wǎng)絡(luò)推理任務(wù)中的應(yīng)用效果：利用團(tuán)隊(duì)研發(fā)的高精度模擬存算芯片執(zhí)行圖 3A 所示神經(jīng)網(wǎng)絡(luò)中的全部卷積層和全連接層運(yùn)算時(shí)，在 MNIST 測試集上識別準(zhǔn)確率達(dá)到 97.97%（圖 3C），這與 64 位浮點(diǎn)精度下的軟件識別率相近（-0.49%），顯著優(yōu)于傳統(tǒng)模擬計(jì)算硬件（+3.82%）。進(jìn)一步，團(tuán)隊(duì)測試了該芯片在科學(xué)計(jì)算應(yīng)用中的表現(xiàn)。研究團(tuán)隊(duì)利用高精度模擬存算芯片求解納維–斯托克斯方程，以模擬流體流動行為。經(jīng)實(shí)驗(yàn)測試，芯片計(jì)算出的流體運(yùn)動結(jié)果（圖 3D）與 64 位浮點(diǎn)精度的結(jié)果高度一致（圖 3E），而傳統(tǒng)低精度模擬計(jì)算硬件在執(zhí)行相同任務(wù)時(shí)則無法得到正確的結(jié)果（圖 3F）。

▲ 圖 4：高精度模擬計(jì)算芯片的魯棒性測試。(A) 低溫下（-78.5℃）芯片的向量-矩陣乘法精度測試結(jié)果。測得芯片輸出的相對誤差均方根為 0.155%。(B) 高溫下（180℃）芯片的向量-矩陣乘法精度測試結(jié)果。測得芯片輸出的相對誤差均方根為 0.130%。(C) 將芯片核心單元置于更寬溫區(qū)（-173.15℃至 286.85℃）進(jìn)行測試的示意圖。(D)-(F) 寬溫區(qū)下的輸出電流測量結(jié)果。相對于常溫條件，輸出電流偏差不超過 1.47%。(G) 將芯片核心單元置于強(qiáng)磁場（最高 10 T）下進(jìn)行精度測試的示意圖。(H)-(J) 強(qiáng)磁場下的輸出電流測量結(jié)果。相對于零磁場條件，輸出電流偏差不超過 0.21%。

研究團(tuán)隊(duì)不僅測試了該模擬存算芯片的超高計(jì)算精度，還驗(yàn)證了這一芯片在極端環(huán)境中有效保持計(jì)算精度的魯棒性。即使在外界環(huán)境變化條件下，器件的幾何比例依然能保持恒定，這使得本芯片在極端環(huán)境中仍然能保持較高的計(jì)算精度。研究團(tuán)隊(duì)在-78.5℃和 180℃下利用該模擬存算芯片執(zhí)行模擬向量-矩陣乘法運(yùn)算測試，測得相對誤差的均方根分別僅為 0.155% 和 0.130%（圖 4A、B）。在更寬溫區(qū)（-173.15℃至 286.85℃）的測試中，芯片核心單元輸出電流相較于常溫條件的最大偏差僅為 1.47%（圖 4C-F）。此外，研究團(tuán)隊(duì)也在強(qiáng)磁場環(huán)境（最高 10 T）中對芯片輸出電流進(jìn)行了測量。結(jié)果顯示，芯片核心單元的輸出電流相較于無磁場條件的變化不超過 0.21%（圖 4G-J）。上述結(jié)果充分說明了團(tuán)隊(duì)所提出的高精度模擬計(jì)算方案在極端環(huán)境下的可靠性。